PCIe设计工程师
1. 与SoC团队和PD团队合作,交付高质量的PCIe/DDR/UCIe子系统SDC,协助完成子系统时序迭代与收敛,完成CDC、lint等RTL签核,并支持功能ECO;2. 针对PCIe/DDR/UCIe的特殊设计需求,完成SDC相关签核和专项时序检查;3. 从设计角度理解PCIe/DDR/UCIe的时钟结构、时钟关系、频率计算和CDC关系,并据此协助PD高质量完成floorplan、时序收敛及前端相关签核;4. 根据项目需求参与PCI...
第 152 页,共 267 页
1. 与SoC团队和PD团队合作,交付高质量的PCIe/DDR/UCIe子系统SDC,协助完成子系统时序迭代与收敛,完成CDC、lint等RTL签核,并支持功能ECO;2. 针对PCIe/DDR/UCIe的特殊设计需求,完成SDC相关签核和专项时序检查;3. 从设计角度理解PCIe/DDR/UCIe的时钟结构、时钟关系、频率计算和CDC关系,并据此协助PD高质量完成floorplan、时序收敛及前端相关签核;4. 根据项目需求参与PCI...
1. 支持自研GPU在AI和大模型场景下的编译优化与性能提升;2. 负责面向自研GPU的编译优化方案与相关算法的设计和开发;3. 负责制定并实施自研GPU计算核基准性能及编译优化性能评估方案;4. 参与未来自研GPU处理器指令集和微架构设计,推动编译器优化能力演进以支持新特性。任职要求:计算机软件或相关专业硕士及以上学历,精通C/C++编程,熟悉体系结构和编译原理;具备良好沟通能力和代码习惯,熟悉Linux开发调试环境及Git等版本控制...
1. 负责整个GPU软件项目的需求分析、技术方案设计以及架构设计的协调与管理;2. 负责软件需求分析、设计、开发和维护全过程的管理;3. 主导并组织软件设计、开发过程中的相关文档编写;4. 组建并管理技术团队,负责日常培训及日常工作管理;5. 在开发过程中进行技术指导、工作分配以及工作成果验收和监督检查;6. 负责软件质量把关与总体测试管理;7. 负责开发进度管理和开发成果改进管理;8. 负责项目团队日常管理、沟通、任务调配、问题跟踪解...
与架构师及软件团队合作,定义 Command Processor 子系统的性能与功能,包括任务队列、调度策略、异常处理流程等,并输出相关文档;独立负责 Command Processor 核心微架构设计,完成任务调度与切分、全局同步等功能模块的 RTL 代码实现;支持验证工程师完成模块级和系统级验证工作,配合后端完成时序收敛和流片验签,与验证、后端团队协作按时高质量完成项目交付;参与芯片系统调试、性能分析、功耗优化及微架构优化工作。要求...