ASIC 顶层 Floorplan 设计工程师
岗位描述:负责世界领先 SoC 和 GPU 的 ASIC 顶层 Floorplan 设计与实现,参与下一代 GPU 与 SoC 的设计开发并产生实际影响。与架构师、设计负责人、物理设计负责人和封装负责人合作,在芯片早期开发阶段制定、设计并优化 floorplan。推动面积评审流程,并与 ASIC 设计团队协作,识别面积、互连和 floorplan 的优化机会。与物理设计和 ASIC 设计团队共同解决时序和布线拥塞问题,通过影响早期设计和...
第 54 页,共 267 页
岗位描述:负责世界领先 SoC 和 GPU 的 ASIC 顶层 Floorplan 设计与实现,参与下一代 GPU 与 SoC 的设计开发并产生实际影响。与架构师、设计负责人、物理设计负责人和封装负责人合作,在芯片早期开发阶段制定、设计并优化 floorplan。推动面积评审流程,并与 ASIC 设计团队协作,识别面积、互连和 floorplan 的优化机会。与物理设计和 ASIC 设计团队共同解决时序和布线拥塞问题,通过影响早期设计和...
岗位描述:加入自动驾驶基础设施与 MLOps 团队,聚焦自动驾驶感知深度学习模型的端到端真值数据流水线,包括数据挖掘、自动驾驶数据预处理与后处理等工作。主要负责构建面向自动驾驶感知、规划和控制深度学习模型的自动化真值生成流水线,涵盖数据挖掘、数据处理、自动标注、真值生成与诊断,以及运行在云服务上的流水线性能优化;与自动驾驶感知核心团队、自动驾驶生产团队、AI 基础设施团队和 MLOps 工程师紧密合作,加速并优化自动驾驶感知 DNN 的...
岗位描述:参与面向 AI 数据中心的下一代 PMU 架构设计。随着芯片规模持续增长,功耗效率已成为 NVIDIA 各类产品的关键能力。该岗位将围绕 PMU IP 开展工作,PMU IP 由 RISC-V 内核和定制控制逻辑组成,负责采集和处理整颗芯片的数据,并与运行在 RISC-V 内核上的软件协同确定最优工作点。具体包括:与量产软件团队和电源架构团队合作,定义各类电源特性的架构与微架构;学习 PMU 功能对系统的影响,并支持芯片调试;...
岗位描述:负责网络交换芯片设计团队的整芯片验证工作;加入跨职能设计与验证团队,聚焦交换芯片端到端的整芯片开发;理解交换芯片架构;将交换芯片性能目标转化为完整、结构化的性能测试计划;理解 IP 编程模型,并据此开发和维护设计验证相关资产;开发整芯片测试资产与测试套件,维护回归测试,调试失败问题,并与 IP 团队紧密协作推动覆盖率签核;同时维护测试套件,以支持仿真平台和硅后平台的验证与检查。 岗位要求:电子工程、计算机工程本科及以上学历,成...
岗位描述:负责支持 NVIDIA 高性能深度学习库的新一代基础设施建设,涵盖 TensorRT、TensorRT-LLM 等多个产品。岗位目标是设计并开发可扩展、模块化的基础设施,简化 NVIDIA 多样化平台上的开发、构建与测试流程,覆盖从自动驾驶 Drive AGX 到数据中心 DGX 服务器以及大语言模型相关平台。具体包括:设计和开发用于代码库测试与分析的软件;为公开发布的深度学习库构建可扩展的构建、测试、集成与发布自动化流程;参...
岗位描述:参与构建人形机器人的行为基础模型,训练大规模控制器,并将其作为真实人形机器人上的可靠行为基础。负责跨仿真、策略部署、运动学规划与机器人测试开展工作,确保高层运动指令能够转化为稳定、富有表现力且符合物理约束的全身运动。具体包括:在人形机器人全身控制方向,开发和优化用于仿真中大规模运动跟踪与移动操作的软件;在机器人硬件上部署学习得到的全身控制策略,并优化运行时栈以实现低时延和高可靠执行;开发实时运动学规划器和接口,将任务级输入、手...