协助参与CPU、SoC系统架构制定；负责验证接口开发、仿真平台开发、验证方法开发、验证协议开发、验证算法开发及验证用例开发；在IPDV、SoCDV、Palladium、S2C FPGA及实际开发板等环境下执行测试系统；汇总并分析CPU在不同SoC系统下的性能测试数据。

负责芯片研发过程中的系统硬件方案设计与验证，包括竞品分析、系统硬件架构设计、子系统设计、芯片Bring-up验证板卡开发与调试，并分析验证中发现的问题并提供解决方案；负责芯片参考设计板卡的设计与输出，为客户提供技术支持；参与芯片设计，从系统设计和场景应用视角参与芯片功能、性能等关键规格定义；持续跟踪系统硬件开发领域的发展趋势，推动相关技术产品化落地。

参与公司模型微调工具在深度学习领域的前沿研发，包括数据准备、模型微调和模型评测；为公司各业务场景提供技术支持，推动垂直领域模型在实际产品中的应用和落地；与硬件、算法、方案团队紧密合作，共同解决技术难题，持续优化产品性能。负责构建完整的数据准备流程并研发自动化工具；基于Qwen、Llama等模型开展领域微调，设计LoRA、P-Tuning方案提升模型在特定领域的能力；构建科学严谨的算法评测体系，用于评测模型在垂直领域的能力。

深入理解多模态感知大模型的计算特性与前沿演进，与芯片架构师、编译器工程师紧密协作，主导从算法模型到芯片高效部署的全栈优化，确保芯片在目标场景下达到领先的能效比与性能。分析主流及前沿多模态感知大模型的计算图、算子构成、数据流与内存访问模式，识别计算与内存瓶颈，提出面向芯片硬件特性的算法级优化方案，如算子融合、图优化、稀疏化、低精度量化、动态计算。主导多模态大模型在自研AI芯片上的端到端部署、性能分析与调优，开发和优化针对芯片特性的核心算子...

负责芯片的SDC检查和反馈，与设计人员共同构建时序约束；开展芯片级时序分析，快速定位并修复芯片级时序问题；负责制定项目signoff策略并建立STA环境。

根据芯片架构需求设计全局时钟网格结构，包括H-tree和mesh，确保各时钟节点满足skew、latency等要求；通过调整距离、线宽、buf类型等参数进行仿真，在满足skew要求的同时满足IR要求；优化主tree结构，并与设计沟通提升clock tree对物理实现的友好性；使用工具进行仿真，并用于signoff以整体提升SoC性能。

1. 负责Top level floorplan、电源网络设计、partition划分、时钟树规划、IO分配及function ECO；2. 制定后端signoff规范、策略与checklist，覆盖STA、EM/IR、PV、FM、UPF、SDC等关键维度；3. 主导先进工艺节点下RTL2GDS流程开发与优化，推动流程自动化，提升中后端流程效率和稳定性；4. 与关键IP及前端设计团队合作，进行PPA深度优化，探索优化手段与方法空间，制定...

1. 负责封装和板级PI仿真，包括PDN设计、电容优化、时域噪声分析及问题解决；2. 负责封装和板级SI仿真，包括时域、频域、传输线等仿真分析及问题解决；3. 推动芯片、封装、系统的SI/PI协同仿真及产品实现方案分析，输出互连设计方案和设计规则，指导基板与PCB Layout实现；4. 解决产品开发和应用中与信号传输质量、时序相关的问题。岗位要求包括电子工程等相关专业本科及以上学历，具备5年以上高速数字和电源仿真设计经验，熟悉SI/P...

负责将复杂、动态的多模态VLA模型转化为稳定、实时、低功耗的芯片控制指令，围绕机器人或自动驾驶场景开展算法与芯片协同设计及优化。具体包括：1. 分析VLA模型在真实控制场景下的计算图，主导模型在自研机器人计算芯片或高性能SoC上的端到端部署、性能剖析与瓶颈定位，设计面向硬件特性的深度优化方案；2. 深入理解状态估计、运动规划、底层伺服控制等完整控制栈，设计“感知-决策-控制”全链路的数据流与任务调度方案，保障端到端实时性；3. 与芯片架...

1. 负责设计、实现和优化新一代视觉/激光/多模态SLAM系统，并将其产品化应用于机器人、无人机、自动驾驶或智能设备；2. 研发高性能、高鲁棒的视觉惯性里程计（VIO）、激光雷达里程计与建图（LOAM/LIO）以及多传感器融合SLAM系统；3. 深入研究并解决大尺度场景下实时定位与建图、长期鲁棒性与重定位、动态物体处理等关键挑战；4. 探索并应用深度学习与几何方法结合的前沿方案，如基于学习的特征点、深度估计、端到端SLAM、语义SLAM...