参与公司多芯片推理平台搭建；为各业务场景提供技术支持，推动同构融合计算技术在实际产品中的应用落地；与硬件、算法、方案团队紧密协作，共同解决技术难题，持续优化产品性能与效率。具体负责基于OpenMPI并结合公司芯片特点优化高性能通信库；负责在多die互联芯片平台上实现高效AI推理；基于对并行计算原理的深刻理解，参与AI CPU硬件架构升级，提升多芯片推理性能。要求具备计算机、电子工程及相关专业本科及以上学历，熟悉C/C++，熟悉CPU、G...

参与公司AI CPU（同构融合计算）芯片在计算领域的前沿研发，涵盖算子和框架的设计与开发；为各业务场景提供技术支持，推动同构融合计算技术在实际产品中的应用落地；与硬件、算法、方案团队紧密协作，共同解决技术难题，持续优化产品性能与效率。具体负责使用RISC-V指令集及AI指令集对相关算子库进行优化；基于对硬件指令、算子和模型的理解，优化模型精简算法，包括模型量化、模型剪枝等；基于对并行计算原理的深刻理解，参与AI CPU硬件架构升级。要求...

负责将亿级至十亿级参数的大模型（LLM、VLM、Audio LM）部署到终端芯片平台，并进行极致性能与能效优化，确保模型在资源受限环境下仍能提供流畅稳定的智能服务。主导vLLM、Ollama等框架在ARM CPU、NPU、GPU等异构平台上的移植、适配与深度优化，重点攻克注意力机制、KV Cache管理、解码策略在内存受限场景下的高效实现；针对终端特性优化或自研高性能、低内存占用的推理运行时，方向包括算子融合、计算图优化、静态内存规划、...

根据项目研发需求负责封装方案选型与开发，从性能、成本等角度提供有竞争力的系统级封装解决方案；负责2.5D/3D封装产品整体方案设计，包括硅中介层、EB DIE、RDL中介层结构定义、露铜设计、微凸点/C4凸点布局，并与前端芯片设计团队共同制定和实施先进封装产品设计规则；持续进行工艺优化、可靠性与失效分析，解决封装应力、翘曲等问题，提高芯片良率，研究封装结构与材料以提升热导率、降低封装应力；与供应商合作推动有机材料、EB die、inte...

负责面向AI负载的LLVM编译器开发；与CPU团队进行软硬协同，定义新指令，反馈微架构瓶颈并参与ISA迭代；开发LLVM编译器后端以对接自研RISC-V核心；设计并实现通用并行计算模型到RISC-V硬件并行架构的映射；通过编译器优化最大化硬件算力利用率。

协助参与CPU、SoC系统架构制定；负责验证接口开发、仿真平台开发、验证方法开发、验证协议开发、验证算法开发及验证用例开发；在IPDV、SoCDV、Palladium、S2C FPGA及实际开发板等环境下执行测试系统；汇总并分析CPU在不同SoC系统下的性能测试数据。

负责芯片研发过程中的系统硬件方案设计与验证，包括竞品分析、系统硬件架构设计、子系统设计、芯片Bring-up验证板卡开发与调试，并分析验证中发现的问题并提供解决方案；负责芯片参考设计板卡的设计与输出，为客户提供技术支持；参与芯片设计，从系统设计和场景应用视角参与芯片功能、性能等关键规格定义；持续跟踪系统硬件开发领域的发展趋势，推动相关技术产品化落地。

参与公司模型微调工具在深度学习领域的前沿研发，包括数据准备、模型微调和模型评测；为公司各业务场景提供技术支持，推动垂直领域模型在实际产品中的应用和落地；与硬件、算法、方案团队紧密合作，共同解决技术难题，持续优化产品性能。负责构建完整的数据准备流程并研发自动化工具；基于Qwen、Llama等模型开展领域微调，设计LoRA、P-Tuning方案提升模型在特定领域的能力；构建科学严谨的算法评测体系，用于评测模型在垂直领域的能力。

深入理解多模态感知大模型的计算特性与前沿演进，与芯片架构师、编译器工程师紧密协作，主导从算法模型到芯片高效部署的全栈优化，确保芯片在目标场景下达到领先的能效比与性能。分析主流及前沿多模态感知大模型的计算图、算子构成、数据流与内存访问模式，识别计算与内存瓶颈，提出面向芯片硬件特性的算法级优化方案，如算子融合、图优化、稀疏化、低精度量化、动态计算。主导多模态大模型在自研AI芯片上的端到端部署、性能分析与调优，开发和优化针对芯片特性的核心算子...

负责芯片的SDC检查和反馈，与设计人员共同构建时序约束；开展芯片级时序分析，快速定位并修复芯片级时序问题；负责制定项目signoff策略并建立STA环境。