第 368 页，共 644 页
岗位描述：负责架构设计并交付面向 AMD Control Fabric IP 的内部 NoC 配置、生成、分析与可视化工具链，构建生产级、配置驱动的工具流程，使部署负责人能够高效、正确地完成 NoC IP 的配置、生成、验证与分析；主导内部 NoC 工具平台的架构与开发；定义可扩展的配置 Schema、数据模型和工具 API；构建拓扑展开、校验和设计规则检查流程；开发 NoC IP 的 RTL 及相关产物生成器；支持性能建模与设计空间探...
岗位描述：作为中国区资深 PAE 技术接口，负责 MI455 项目的客户技术统筹，建立清晰的沟通节奏、技术优先级和执行计划，并明确责任人与时间线；支持早期硬件/软件 bring-up、就绪评审和跨平台域验证规划，涵盖硬件、固件、操作系统/驱动、电源/散热、RAS、可维护性等，确保客户和 ODM 顺利推进；评审客户/ODM 设计及集成方案，尽早识别风险和差距，并推动 AMD 对应领域团队关闭问题；主导复杂系统问题的问题定义、数据收集、复现...
岗位描述：负责基于x86架构的端到端技术解决方案优化，重点进行系统性能瓶颈分析、调优与优化；与跨职能团队协作，确保终端客户在AMD EPYC平台上的技术问题能够及时解决；参与技术售前支持、客户需求分析，并推动x86架构与性能优化最佳实践的落地。 岗位要求：具备5年以上解决方案架构、x86架构设计或性能调优相关经验；精通x86架构（如Intel Xeon、AMD EPYC系列），深入理解CPU架构（核心、缓存、频率）、内存管理（DDR4/...
岗位描述：加入AI/ML框架团队，构建并维护可扩展的DevOps基础设施，以加速AMD的AI软件开发；设计并负责CI/CD流水线，管理基于Kubernetes的GPU环境，并使用Python、Go和Ansible实现系统自动化；开发和维护生产级自动化工具与平台，支持跨团队快速、稳定地交付软件；深入掌握CMake、Bazel、Make及编译器工具链等构建工具与流程，从源码到二进制全链路分析并排查复杂构建失败，识别基础设施、工具链和代码层面...
岗位描述：负责 MORI（模块化 RDMA 接口）在大规模 LLM 推理场景中的端到端集成与落地，面向 SGLang、vLLM 等推理框架，完成 Python 算子 API 接入、MoE 前向过程中的 MORI-EP dispatch/combine 集成，以及 KVCache 传输链路中的 MORI-IO 集成。将 MORI-UMBP 的分层 KVCache 存储与分布式键值访问能力集成到推理服务栈中；在 prefill/decode...
岗位描述：负责加入 GFX 内存控制器 IP 团队，面向 GPU AI 加速器、图形和游戏等 SoC 产品开展前端芯片设计与集成工作。负责制定 RTL 综合策略与脚本，在子系统及模块级执行综合、时序路径分析和 PPA（性能、功耗、面积）分析，持续提升 RTL 设计的 QoR。制定功耗优化方案，如多层级分层时钟门控（CG），覆盖 RTL 与门级实现，确保功耗目标达成。制定 ECO 策略，执行基于网表或形式工具辅助的 RTL ECO，完成...
岗位描述：担任客户端传感器与平台管理（PMF/ASM）解决方案的功能使能团队负责人，负责 AMD 客户端 APU 产品上 Sensor 与 PMF/ASM 方案的使能和成功交付；与 SFH、PMF 与 ASM、BIOS、固件、软件、验证等跨职能团队协作，推动方案从 pre-silicon（适用时）到 post-silicon 的端到端落地；负责从 bring-up 到量产阶段推动新一代客户端 APU 的 Sensor 和 PMF/ASM...
岗位描述：负责 AMD 客户端产品 post-silicon 阶段的 IO 特性验证与使能工作，覆盖从芯片 IP 层到集成层、系统层；重点负责 IO 芯片组/UFS 验证，协同 IP 设计、调试、BIOS/固件及平台设计团队，制定、优化并执行从 pre-silicon 验证计划到 post-silicon bring-up/验证的完整测试方案；调试功能问题并维护验证基础设施，以支持产品里程碑达成；定义 UFS 和芯片组 IO 在 IP、...
岗位描述：加入高技术门槛的芯片验证团队，负责 Memory/SSD 子系统相关工作，重点覆盖 DDR5/DDR4/LPDDR5 内存接口、存储/SSD 平台级验证，并与 ODM、DRAM/DIMM 厂商及 SSD 生态伙伴紧密合作，确保端到端系统使能的稳定性；带领本地团队与中国生态伙伴共同完成 Memory/SSD 使能并提供客户支持；指导团队使用硬件与软件验证工具、示波器和逻辑分析仪执行 AMD 处理器的电气与功能测试计划；调试新处理...
