岗位描述：负责主流大模型训练框架在壁仞芯片平台上的适配、功能验证、问题排查与性能调优；支撑预训练、微调等核心训练链路建设，落地MoE、多模态、智能驾驶等业务场景；定位并解决精度、显存、通信、算子等训练问题，搭建自动化工程体系；搭建自动化体系，借助AI Agent赋能适配工作与训练生态。 岗位要求：熟悉PyTorch核心训练流程与分布式并行策略（DP、TP、PP、ZeRO、FSDP等）；掌握Megatron、DeepSpeed等一种或多种...

岗位描述：基于壁仞GPU软件栈，开发大模型和多模态大模型推理服务框架；围绕并行策略、GPU通信、算子融合、量化压缩等方向，持续优化大语言模型推理性能，降低模型推理延迟，提升线上模型服务吞吐。 岗位要求：硕士及以上学历，计算机、数学、软件工程、自动化、通信、微电子等相关专业，具有3年及以上相关工作经历；具备扎实编程能力，熟练使用C/C++或Python；熟悉大模型推理技术栈，有vLLM、SGLang、LMDeploy、TensorRT-L...

岗位描述：基于壁仞GPU生态，实现大模型推理服务框架，进行特性覆盖和持续升级，包括vLLM、SGLang等主流方向；基于壁仞GPU生态，通过量化、算子融合、通信优化、并行策略、投机采样、PD分离等多种技术手段，持续提升大模型性能，提供高吞吐的线上服务能力。 岗位要求：硕士及以上学历，计算机、数学、软件工程、自动化、通信、微电子等相关专业，具有3年以上相关工作经历；熟悉深度学习算法，有vLLM、SGLang或TensorRT等推理引擎开发...

岗位描述：基于公司生态，面向NLP、CV、音视频、多模态、推广搜索等场景，构建大规模分布式机器学习系统；负责解决业务交付流程中单机多卡、多机多卡场景下的精度与性能问题；基于公司生态研究行业领先的超大规模分布式策略，解决大模型落地过程中遇到的分布式工程挑战。 岗位要求：计算机、电子、数学及相关专业，具有2年以上相关工作经验；熟练使用C++、Python编程，有CUDA编程经验者优先；熟悉TensorFlow、PyTorch、Paddle及...

岗位描述：定义软件、硬件和固件接口，开发 GPU 内核驱动程序和网卡驱动程序；与硬件工程师、固件工程师和软件工程师协同，解决平台中的网络通信问题及单机问题。 岗位要求：熟悉计算机体系结构，至少熟悉一种 GPU 架构，如 ARM MALI、AMD、NV、Intel；精通 C 编程，熟悉 Linux 内核架构，熟悉 PCIe 设备驱动开发或网卡驱动开发；具备内核驱动程序开发与验证经验；具备较强的问题分析和解决能力；具备较强沟通能力、独立工作...

岗位描述：负责政府信息收集、政府项目管理及政府关系拓展；挖掘政府项目商机，熟悉政府项目战略制定；熟悉高技术领域对口部委及市区政府部门，与政府建立良好互动的政企关系，提升公司在政府层面的认知度，整合公司内部资源，获取政策优势；负责项目商机挖掘，助力公司战略目标达成并推动业务落地，做好项目管理相关工作；具备高校、研究机构、专家资源，熟悉产业情况和行业动态。 岗位要求：5年以上政府关系工作经验，本科及以上学历，理工科优先；具备较强的沟通能力、...

岗位描述：参与芯片项目 DFT 的早期规划；与前端设计团队合作制定芯片 DFT 实现策略；负责 DFT 实现，包括 JTAG、Scan、Boundary Scan、Mem BIST 和 Logic BIST；开发高覆盖率、低成本的测试向量；对 DFT 逻辑和测试向量进行仿真验证及时序分析；参与高速接口、模拟 PHY 等 DFT 测试逻辑的实现和仿真验证；协助其他团队解决 DFT 相关问题。 岗位要求：微电子及相关专业，2年以上 DFT...

岗位描述：负责完成 SoC 芯片内部功能模块的 MAS 文档和设计交付；完成子系统级和芯片级系统集成工作；协助完成模块/系统的 FPGA/EMU 原型验证；协助 SoC DV 团队完成模块验证和 SoC 级验证；完成 Lint/CDC 等规则检查和 SDC 撰写；完成 IP 技术评估、IP 集成和 IP 应用支持；完成自动化流程脚本开发、更新和维护；配合验证团队完成 SoC/IP 验证计划定义和验证测试开发；配合中后端团队完成模块时序收...

岗位描述：负责模块级电路的逻辑综合与形式验证；负责模块级或全芯片级设计的时钟分析、SDC 定义、时序报告分析和 STA signoff；负责 RTL、Netlist、SDC 质量检查；负责实现流程中的 LEC 检查和 ECO 流程；负责逻辑综合、形式验证等 flow 的维护、更新和升级；负责芯片模块综合、网表等相关流片签核工作；负责顶层和模块级别的 UPF 生成及相关检查；负责中端相关 flow 的搭建与维护；与后端 PR 团队合作，支...

岗位描述：负责芯片 all hard IP/IO（如 GPIO、PLL、PHYs）的规划、摆放与实现，以及 IO RDL 方案规划、摆放及实现；负责芯片 ubump 或 C4 bump 方案的规划、摆放与实现；负责 2.5D/chiplet 设计中 interposer ubump/C4 bump 的 pattern/pitch 规划与实现；负责 2.5D/chiplet interposer 方案规划与实现；与封装及板卡团队协作，完成...