参与公司技术发展战略规划，分析和预测技术市场发展趋势并制定应对策略；洞察和分析竞争对手技术发展情况，支持公司竞争策略制定；跟进开源社区发展动态，持续追踪相关领域信息并制定技术适配策略；发掘和管理与公司业务相关的社区生态合作伙伴，建立有效合作机制以支撑战略目标；参与推理产品竞争力规划。要求具备芯片行业经验，了解AI芯片、人工智能、大模型、数据中心、云计算等领域及相关开源社区。

参与芯片项目DFT的前期规划，与前端设计团队协作制定DFT实现策略；负责DFT实现，包括JTAG、Scan、Boundary Scan、Mem BIST和Logic BIST；开发高覆盖率、低成本的测试向量；对DFT逻辑和测试向量进行仿真验证和时序分析；参与高速接口、Analog PHY等DFT测试逻辑的实现与仿真验证；协助其他团队解决DFT相关问题。要求熟悉芯片设计流程和数字逻辑设计基础，掌握Verilog、SV及VCS、Verdi等...

负责SoC芯片内部功能模块的MAS文档编写和设计交付，完成子系统级和芯片级系统集成；协助开展模块/系统的FPGA与EMU原型验证；配合SoC DV团队完成模块验证和SoC级验证；完成Lint、CDC等规则检查及SDC编写；负责IP技术评估、IP集成及应用支持；进行自动化流程脚本开发、更新与维护；配合验证团队定义SoC/IP验证计划并开发验证测试；与后端团队协作完成模块时序收敛和流片签核；参与芯片bring-up及系统联调，并按需输出方案...

负责模块级电路的逻辑综合与形式验证；负责模块级或全芯片级设计的时钟分析、SDC 定义、时序报告分析及 STA 签核；负责 RTL、Netlist、SDC 质量检查；负责实现流程中的 LEC 检查和 ECO 流程；负责逻辑综合、形式验证等流程的维护、更新与升级；负责芯片模块综合、网表等相关流片签核工作；负责顶层和模块级别的 UPF 生成与相关检查；负责中端相关流程的搭建与维护；与后端 PR 团队合作，支持后端版图和时序收敛。要求熟练使用...

主导 GPGPU 芯片的 FPGA 原型开发与硬件仿真（Emulation）平台搭建，基于 Palladium、Zebu 等平台开展工作；负责芯片 RTL 到 FPGA/仿真器的综合、时序优化与调试，支持软硬件协同验证；开发 Python/Tcl/Perl 自动化脚本，提升平台部署和测试效率；支持硅前系统验证、驱动开发及性能分析，加速芯片 bring-up；协同设计团队定位芯片架构与微架构问题并提供解决方案。要求具备 FPGA 原型验证...

负责芯片 all hard IP/IO（GPIO、PLL、PHY 等）的规划、摆放与实现，制定并实现 IO RDL 方案；负责芯片 ubump 或 C4 bump 方案的规划、摆放与实现；负责 2.5D/chiplet 设计中的 interposer ubump/C4 bump 的 pattern、pitch 规划与实现，以及 interposer 整体方案规划与实现；与封装及板卡团队合作，完成 ball map 实现可行性评估；负责...

负责高速接口（如 PCIe、BLINK、UCIE、ETH 等）的硅后测试计划制定与执行；参与芯片高速接口的 bring-up 工作并使能相关 IP 功能；负责相关高速 IP 的产品化验证与问题定位解决；支持客户在高速接口方面的问题讨论与排查。要求具备高速接口设计或验证经验，熟悉 PCIe、IEEE802.3ck/df、CMIS 等协议，理解 SI/PI 硬件原理，能够进行 PCB 布线设计评审；熟悉 CPU/GPU 架构、服务器硬件平台...

1. 负责高速接口硅后测试计划的撰写与执行；2. 参与芯片高速接口bring up工作，并使能相关IP功能；3. 负责相关高速IP的产品化验证与问题解决。任职要求：本科及以上，具备较强责任感，能够独立承担并完成相关IP验证工作；学习能力强，自驱力强，能够快速响应项目发展；具备良好的沟通能力和团队协作能力；具有5年以上高速接口设计或验证经验；在高速IP控制器及PHY/SerDes方面具有实际功能使能和参数调试经验；有高速交换机、传输网产品...

1. 与SoC团队和PD团队合作，交付高质量的PCIe/DDR/UCIe子系统SDC，协助完成子系统时序迭代与收敛，完成CDC、lint等RTL签核，并支持功能ECO；2. 针对PCIe/DDR/UCIe的特殊设计需求，完成SDC相关签核和专项时序检查；3. 从设计角度理解PCIe/DDR/UCIe的时钟结构、时钟关系、频率计算和CDC关系，并据此协助PD高质量完成floorplan、时序收敛及前端相关签核；4. 根据项目需求参与PCI...

1. 负责SRAM电路设计与存储器编译器开发；2. 负责SRAM IP在时序、功耗和面积方面的分析与优化；3. 负责SRAM时序与功耗表征；4. 负责存储器测试芯片方案制定与验证。任职要求：熟悉存储器编译器设计，并具备先进工艺节点（如FinFET）经验；熟悉SRAM版图；熟悉相关EDA工具；有高速存储器设计经验者优先。