第 46 页，共 113 页
主导 GPGPU 芯片的 FPGA 原型开发与硬件仿真（Emulation）平台搭建，基于 Palladium、Zebu 等平台开展工作；负责芯片 RTL 到 FPGA/仿真器的综合、时序优化与调试，支持软硬件协同验证；开发 Python/Tcl/Perl 自动化脚本，提升平台部署和测试效率；支持硅前系统验证、驱动开发及性能分析，加速芯片 bring-up；协同设计团队定位芯片架构与微架构问题并提供解决方案。要求具备 FPGA 原型验证...
负责芯片 all hard IP/IO（GPIO、PLL、PHY 等）的规划、摆放与实现，制定并实现 IO RDL 方案；负责芯片 ubump 或 C4 bump 方案的规划、摆放与实现；负责 2.5D/chiplet 设计中的 interposer ubump/C4 bump 的 pattern、pitch 规划与实现，以及 interposer 整体方案规划与实现；与封装及板卡团队合作，完成 ball map 实现可行性评估；负责...
负责高速接口（如 PCIe、BLINK、UCIE、ETH 等）的硅后测试计划制定与执行；参与芯片高速接口的 bring-up 工作并使能相关 IP 功能；负责相关高速 IP 的产品化验证与问题定位解决；支持客户在高速接口方面的问题讨论与排查。要求具备高速接口设计或验证经验，熟悉 PCIe、IEEE802.3ck/df、CMIS 等协议，理解 SI/PI 硬件原理，能够进行 PCB 布线设计评审；熟悉 CPU/GPU 架构、服务器硬件平台...
1. 负责高速接口硅后测试计划的撰写与执行；2. 参与芯片高速接口bring up工作，并使能相关IP功能；3. 负责相关高速IP的产品化验证与问题解决。任职要求：本科及以上，具备较强责任感，能够独立承担并完成相关IP验证工作；学习能力强，自驱力强，能够快速响应项目发展；具备良好的沟通能力和团队协作能力；具有5年以上高速接口设计或验证经验；在高速IP控制器及PHY/SerDes方面具有实际功能使能和参数调试经验；有高速交换机、传输网产品...
1. 与SoC团队和PD团队合作，交付高质量的PCIe/DDR/UCIe子系统SDC，协助完成子系统时序迭代与收敛，完成CDC、lint等RTL签核，并支持功能ECO；2. 针对PCIe/DDR/UCIe的特殊设计需求，完成SDC相关签核和专项时序检查；3. 从设计角度理解PCIe/DDR/UCIe的时钟结构、时钟关系、频率计算和CDC关系，并据此协助PD高质量完成floorplan、时序收敛及前端相关签核；4. 根据项目需求参与PCI...
1. 支持自研GPU在AI和大模型场景下的编译优化与性能提升；2. 负责面向自研GPU的编译优化方案与相关算法的设计和开发；3. 负责制定并实施自研GPU计算核基准性能及编译优化性能评估方案；4. 参与未来自研GPU处理器指令集和微架构设计，推动编译器优化能力演进以支持新特性。任职要求：计算机软件或相关专业硕士及以上学历，精通C/C++编程，熟悉体系结构和编译原理；具备良好沟通能力和代码习惯，熟悉Linux开发调试环境及Git等版本控制...
1. 负责整个GPU软件项目的需求分析、技术方案设计以及架构设计的协调与管理；2. 负责软件需求分析、设计、开发和维护全过程的管理；3. 主导并组织软件设计、开发过程中的相关文档编写；4. 组建并管理技术团队，负责日常培训及日常工作管理；5. 在开发过程中进行技术指导、工作分配以及工作成果验收和监督检查；6. 负责软件质量把关与总体测试管理；7. 负责开发进度管理和开发成果改进管理；8. 负责项目团队日常管理、沟通、任务调配、问题跟踪解...
