1. 负责面向AI应用场景的RISC-V处理器/AI加速器架构设计与微架构定义；2. 负责计算单元、数据通路、存储层次、片上互连及系统接口等关键模块的架构规划与方案设计；3. 结合AI模型、算子特征、数据流和访存行为开展工作负载分析与硬件映射，制定有竞争力的架构方案；4. 负责架构级性能分析与建模，评估吞吐、时延、带宽、功耗、面积等关键指标，支撑架构决策与设计优化；5. 参与指令集扩展、软硬件接口及相关机制定义，推动硬件架构与编译器、运...

1. 负责OpenHarmony新方案适配与Bringup；2. 负责OpenHarmony子系统模块适配，包括但不限于网络、多媒体、电源管理、显示、ISP与Camera等；3. 负责OpenHarmony系统优化，包括流畅性、启动速度、功耗续航等；4. 负责OpenHarmony HDF驱动对接；5. 承接OpenHarmony SIG组预研开发任务。

1. 作为LPDDR/DDR控制器领域技术负责人，主导高带宽、低延迟、高可靠性的LPDDR6/5X和DDR5自研控制器全流程设计、技术攻关与团队技术引领；2. 负责突破LPDDR/DDR控制器核心技术瓶颈；3. 保障芯片LPDDR/DDR子系统的性能、功耗与稳定性，支撑高端SoC、AI芯片、服务器芯片等核心产品落地；4. 推动LPDDR/DDR控制器技术迭代与创新。

1. 参与面向各种应用领域的64位高性能CPU验证；2. 与设计团队紧密合作，制定验证计划，编写测试用例并进行调试；3. 进行功能覆盖率收集与分析，增强测试集合以解决覆盖率漏洞；4. 探索处理器验证方法学，参与构建处理器验证环境、研发验证工具，并学习相关领域前沿技术。

负责访存和总线一致性相关的研发工作。

作为 CPU 架构与开发团队成员，参与面向多种应用场景的自研 RISC-V 处理器内核的建模、微架构设计、验证与实现。

参与公司 AI 算子库的开发和测试；参与公司 CV、SLAM 等相关算子库的开发和测试。

参与公司 AI 部署工具的开发；参与相关量化工具、测试环境、测试用例等的开发。

使用 AI 编译器技术在 RISCV-AI 架构及未来计算架构上，以自动化、可交互的方式生成高效的计算密集型、访存密集型和分布式算子；与硬件、算法、方案团队紧密合作，共同解决技术难题，持续推动 RISCV-AI 计算架构及编程范式的演进与创新；负责 AI 编程语言设计与开发，包括 Triton、TileLang、CuTile 等 Python 高性能编程语言的设计与优化，探索 RISCV-AI 架构的编程范式；负责 AI 编译器中后端开...

参与公司 AI CPU（同构融合计算）芯片在计算领域的前沿研发，涵盖算子、框架的设计与开发；为公司各业务场景提供技术支持，推动同构融合计算技术在实际产品中的应用与落地；与硬件、算法、方案团队紧密合作，共同解决技术难题，持续优化产品性能和效率；负责 AI 推理引擎的架构设计、核心模块研发及整体性能调优；针对公司自研硬件平台开展编译、模型压缩等技术优化；基于对并行计算原理的深刻理解，参与 AI CPU 硬件架构升级。