岗位描述
岗位描述：加入高性能团队，构建对纳秒级延迟极为敏感的超低延迟交易系统。你将基于 FPGA 硬件与高性能 C++ 的混合架构，设计并实现用于实时控制的交易规则引擎，以支持确定性执行并快速与市场交互。负责使用 FPGA（Verilog/VHDL）或 C++ 设计和实现实时交易规则与风控校验；构建仿真与验证框架以保障 FPGA 可靠性；推进完整的 FPGA 设计流程，包括综合、布局布线与时序收敛；实现 C++ 应用与 FPGA 硬件的实时协同；在 Linux 环境下实现无锁数据结构与并发控制；构建基于内核绕过技术（如 Rivermax）的低延迟网络应用；分析系统性能并解决延迟瓶颈；与全球 IT、量化及交易团队跨资产类别协作；为生产系统提供三级支持。 岗位要求：具备 FPGA（Verilog/VHDL）或高性能 C++ 开发能力；优先具备周期级精确 FPGA 设计及高速网络接口架构经验，如 10/25/40/100GbE、RoCEv2；理解超低延迟系统、并发控制、Linux 环境开发及生产支持相关要求。