SoC设计验证工程师

负责使用 SystemVerilog、Formal 和 UVM 定义验证基础设施，参与高性能、高特性、低功耗 ASIC 的完整验证工作。与系统架构师和设计团队紧密合作，构建新的设计验证环境并推动高质量验证收敛；指导从模块级到芯片级的测试平台、详细测试计划及覆盖率收敛的开发；开展脚本、方法学和工具建设以提升验证效率和质量。岗位要求熟悉不同验证方法学，包括架构级与微架构级、随机与定向测试、全芯片与模块级、性能与功能验证及异常处理；具备 UVM/OVM、SVA 等先进约束随机验证经验，并对 802.11 WLAN、802.3 Ethernet、TCP/IP 协议有一定了解。