SoC设计验证工程师

负责使用 SystemVerilog、形式验证和 UVM 定义验证基础设施，参与高性能、高特性、低功耗 ASIC 的完整验证工作。主要职责包括：与系统架构师和设计团队紧密合作，构建新的设计验证环境并实现高质量验证闭环；指导开发覆盖模块级到芯片级的全面、灵活、可移植测试平台，制定详细测试计划并推动覆盖率收敛；开展脚本、方法学和工具开发等基础设施工作，以提升验证效率和质量。岗位要求具备扎实的验证能力，理解架构级与微架构级、随机与定向、整芯片与模块级、性能与功能、错误与丢包处理等不同验证方法；有复杂大规模高速设计验证的技术主导经验；熟悉 UVM/OVM、SVA 等先进约束随机验证方法；了解 802.11 无线局域网标准、802.3 以太网和 TCP/IP 协议；具备 Perl、Makefile 等脚本能力，具备交换机验证或低功耗验证经验者优先。